20260525何庭波发布韬定律：半导体新路径探索与实践

2026年5月25日，在上海召开的2026国际电路与系统研讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波发表题为《半导体新路径探索与实践》的主旨演讲，正式发布"韬（τ）定律"。这是中国企业在全球半导体领域首次提出引领产业发展的新原则。

韬定律核心思想

"韬（τ）定律"主张以"时间缩微"替代"几何缩微"作为半导体与电子系统演进的新指导原则：

• 不再单纯追求晶体管尺寸的缩小（摩尔定律路径）
• 而是通过逻辑折叠等创新技术，持续压缩信号传播时延（时间常数τ）
• 从晶体管、电路、芯片到系统四个层级协同优化

"摩尔定律演进的本质并不是缩小晶体管的尺寸，而在于晶体管尺寸缩微带来的收益——更快的开关速度和更短的信号传输距离。于是回到原点，寻找另外一条路。"

形象比喻：城市折叠

何庭波用"城市折叠"来解释逻辑折叠技术：

就像把一座"平面城市"改成"立体城市"，区域之间安装几百万台"电梯"（垂直互联），这样直达距离大大缩短，节约时间，提高性能。

关键成果与路线图

| 项目 | 内容 |

|------|------|

| 已量产芯片 | 过去6年基于该定律设计并量产了381款芯片 |

| 覆盖领域 | 光通信、5G、手机、自动驾驶、鲲鹏/昇腾AI计算等 |

| 2026年秋季 | 发布首款完整采用逻辑折叠技术的麒麟手机芯片，性能"跳跃性"提升 |

| 2031年目标 | 高端芯片晶体管密度达到等效1.4纳米制程水平 |

技术细节

• 麒麟2026芯片的CPU核心频率将达3.1GHz
• 逻辑折叠使晶体管密度一年内从155 MTr/mm²跃升至238 MTr/mm²（提升超50%）
• 系统级"灵衢总线"将通信时延从几十微秒降至约100纳秒（降近500倍）

何庭波同期发表论文

何庭波在中国科学院科技论文预发布平台（ChinaXiv.org）上发表署名论文：《面向多层级电子系统的时间缩微理论》（A Time Scaling Theory for Multi-Layer Electronic Systems），系统阐述了韬定律的理论基础。

行业意义

韬定律的发布被视为后摩尔时代半导体发展的新方向，是中国在全球半导体理论创新上的重要突破。何庭波强调："未来一定属于开放合作，没有一个公司能完成所有答案。"